ID do artigo: 000079169 Tipo de conteúdo: Solução de problemas Última revisão: 08/10/2013

Por que a caixa de texto do parâmetro de taxa de dados de entrada não está presente no ALTLVDS_RX Intel® FPGA IP no software Quartus® II versão 13.0sp1?

Ambiente

    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Na versão 13.0 do software Quartus® II, a caixa de texto de taxa de dados de entrada estava disponível ao usar o modo lioop (PLL) bloqueado por fase externa com DPA habilitado no ALTLVDS_RX Intel® FPGA IP.

 

Resolução

A partir da versão 13.0sp1, o dispositivo de ajuste deriva automaticamente a taxa de dados das configurações de Intel FPGA IP PLL associadas.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.