ID do artigo: 000079201 Tipo de conteúdo: Solução de problemas Última revisão: 09/12/2014

Por que eu vejo o drv_status_fail bit afirmar quando eu simulo o design do exemplo LPDDR2 no modo de calibração de skip?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode ver o drv_status_fail sinal afirmar alto quando você simula o projeto de exemplo LPDDR2 no modo de calibração de skip. O controlador LPDDR2 requer um ajuste na janela DQS, que é fornecida apenas nos modos de calibração rápida e calibração completa.
Resolução

A solução alternativa é habilitar o modo de calibração rápida ou o modo de calibração completa ao gerar o IP.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.