ID do artigo: 000079210 Tipo de conteúdo: Solução de problemas Última revisão: 11/02/2013

O TimeQuest pode relatar incorretamente a falha de sincronização da interface de memória dura no subsistema HPS para dispositivos soC Cyclone V

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta os produtos DDR2, DDR3 e LPDDR2.

    Para a interface de memória dura usando o processador ARM no Cyclone SoC V dispositivos, O Relatório DDR no TimeQuest pode relatar falhas errôneas de sincronização. Tais relatórios de falha de sincronização na análise de sincronização pós-músvel ou DQS versus a análise de sincronização de CK pode ser ignorada.

    Este problema não se aplica a interfaces de memória dura ou suave no FPGA.

    Resolução

    A solução alternativa para este problema é ignorar o tempo relatado Falha.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.