Palavras-chave reservadas no padrão SystemVerilog podem ser usadas Altera arquivos de biblioteca de simulação HDL verilog da Altera como identificadores, como nomes de módulos ou nomes de fios. Um exemplo de tal palavra é "global", que é uma palavra-chave reservada no padrão SystemVerilog IEEE 1800-2009, e é usado como nome de módulo no arquivo de biblioteca altera_primitives.v. A compilação de arquivos da biblioteca HDL Verilog em simuladores de terceiros usando uma opção SystemVerilog pode resultar em falhas na compilação.
Altera recomenda compilar todos os arquivos da biblioteca com extensão '.v' sem usar uma opção SystemVerilog e também compilar todos os arquivos da biblioteca com a extensão '.sv' usando a opção SystemVerilog. Consulte a documentação do simulador de terceiros para obter informações sobre a compilação de arquivos HDL com e sem a opção SystemVerilog.
Uma solução alternativa é usar o compilador Altera EDA Simulation Library da Altera para compilar todas as bibliotecas para todos os simuladores de terceiros suportados. Para obter mais detalhes, consulte Quartus II Handbook, Volume 3, Seção I, Capítulo 1: Simulando Altera designs, Compilador de biblioteca de simulação de EDA (PDF).