ID do artigo: 000079262 Tipo de conteúdo: Solução de problemas Última revisão: 14/05/2014

Por que o kit Stratix V de desenvolvimento de sistemas avançados não se vincula a L0?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um erro no esquema, fornecido arquivos .pin e Quartus® II Settings File (.qsf), o clock de referência PCI Express® não é atribuído aos pinos corretos. Este erro impede que o link atinja a L0 e a enumeração do dispositivo.
Resolução Mude a atribuição do pino de refclk para AK38/AK39 em vez do AH39/AH40 incorreto. O dispositivo, em seguida, vinculará até L0 e enumerará corretamente.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.