ID do artigo: 000079264 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Aviso (12030): a porta "rx_cda_max" na entidade que instauração de "ALTLVDS_RX_component" está conectada a um sinal de largura 1. A largura formal do sinal no módulo é <number_of_channels></number_of_channels>

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Aviso (12030): a porta "rx_cda_max" na entidade que instauração de "ALTLVDS_RX_component" está conectada a um sinal de largura 1. A largura formal do sinal no módulo é >.  Os bits extras serão deixados pendurados sem qualquer lógica de saída de ventoinha.

    A ALTLVDS_RX megafunção no software Quartus® II versão 10.0 não cria corretamente o número necessário de portas de saída para rx_cda_max.  Esta porta deve ter uma largura igual ao número de canais.

    Para resolver este problema, abra o arquivo de variação HDL do ALTLVDS_RX megafunção em seu design e edite manualmente a largura da porta de rx_cda_max e de todos os barrados sub_wire conectados ao rx_cda_max.

    A largura da porta deve seguir o formato de [number_of_channels-1:0].

    Resolução Este problema é corrigido no software Quartus II versão 10.1.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® II GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGAs Stratix® III

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.