ID do artigo: 000079277 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o cdr do transceptor Arria® II GX, configurado no modo de bloqueio automático, mantém o sinal de rx_freqlocked afirmado em qualquer outro modo, exceto o modo PCIe?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode observar rx_freqlocked sinal preso em posição alta/afirmada devido a um problema de bloqueio de CDR causado por um bug de software em Quartus® II 10.0 SP1 e versões anteriores. Esse problema pode ser observado em todos os modos, exceto no modo PCIe. SAS/SATA ou aplicações usando rx_signaldetect sinal podem precisar de soluções alternativas adicionais.

Para uma explicação de por que a unidade de CDR Arria® II GX pode estar mantendo o sinal rx_freqlocked afirmado em qualquer outro modo, exceto o modo PCIe, consulte a Folha de Errata Arria II GX (PDF).

Para contornar esse problema, baixe e instale o patch adequado a partir dos links abaixo. A solução de software para resolver este problema está totalmente integrada às versões do software Quartus® II mais recentes do que 10.0 SP1, portanto, nenhum patch é necessário em uma versão posterior do software.

Observe que os patches de software não são compatíveis com certos patches anteriores indicados abaixo. Se estiver usando um desses patches incompatíveis, analise a solução alternativa envolvendo a sequência de redefinição ilustrada na Figura 1 e descrita abaixo, ou apresente uma solicitação de serviço na mysupport.altera.com caso necessite de um patch compatível.

Após instalar o patch, você pode apenas executar novamente a montador de software Quartus® II sem a necessidade de realizar uma compilação completa.

Resolução

Nota: se você não estiver usando o sinal rx_signaldetect, ignore a sincronização do ciclo do clock paralelo de 64 k e consulte apenas as etapas abaixo.

  1. Afirme o rx_analogreset e os sinais rx_digitalreset.
  2. Os sinais rx_freqlocked[0.n-1] ficarão baixos, indicando que os transceptores estão se trancando para o clock de referência (bloqueio para referência).
  3. Desassert o sinal rx_analogreset. Certifique-se de que os dados estejam presentes nas entradas do receptor antes de desativar o sinal rx_analogreset. Se estiver usando a porta rx_signaldetect, você pode seguir o diagrama de tempo conforme sugerido acima. Se você não estiver usando o sinal rx_signaldetect, consulte a nota especial abaixo sobre como detectar a presença de dados em seu buffer RX.
  4. Os sinais rx_freqlocked[0.n-1] vão subir, indicando que os transceptores estão se trancando para os dados.
  5. Cerca de 4 μs (tLTD_Auto) após a última rx_freqlocked o sinal fica alto, descarroga o sinal rx_digitalreset.

Nota especial

Use um ou mais dos métodos a seguir abaixo para identificar se os dados estão presentes no buffer RX.

  1. A detecção de sinal está disponível nos modos PCIe e Básico. Você pode monitorar o sinal de rx_signaldetect como perda ou presença de um indicador de link. rx_signaldetect afirmará se há dados válidos presentes no buffer RX.
  2. Você pode implementar um detector de PPM no núcleo do dispositivo para modos que não possuem sinal detectado para monitorar o link. O detector de PPM o ajudará a identificar se existem dados válidos na ligação ou não.
  3. Corrupção de dados ou transbordamento de fifo de comp de fase RX na lógica do usuário pode indicar dados válidos ou inválidos no buffer RX.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.