ID do artigo: 000079280 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o meu Cyclone® PLL ou o meu Stratix/Stratix® GX Fast PLL implementa atrasos incorretos de mudança de fase negativa no software Quartus® II versão 2.2 SP1 e anterior?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Ao gerar um arquivo de configuração usando o software Quartus II versão 2.2 SP1 e anterior, um atraso de fase negativa pode ser implementado incorretamente.

Como solução alternativa, você pode alternar o pino de habilitar PLL depois que o dispositivo estiver ligado. Isso limpará o PLL e forçará os atrasos de fase corretos. Uma vez que o PLL trava novamente, ele exibirá o atraso correto para todas as configurações.

Isso foi corrigido no software Quartus II versão 2.2 SP2.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone®
FPGAs Stratix®

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.