ID do artigo: 000079283 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/01/2015

Como posso fazer com que o sinal HPS SPI Master SS permaneça baixo durante todo o período de transação?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Alguns Spi Slaves podem exigir que o Spi Master mantenha a linha SS baixa durante todo o período de transação do SPI. O HPS SPI Master pode ser configurado para funcionar dessa maneira com a solução alternativa abaixo.

Resolução

Com referência ao mapa de endereços hpS em http://www.altera.com/literature/hb/cyclone-v/hps.html, defina spim0->ctrlr0->scph [bit 6] para 1.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.