ID do artigo: 000079288 Tipo de conteúdo: Solução de problemas Última revisão: 15/11/2013

Qual é o tamanho do cache de instruções no VS DMA Contoller em dispositivos SOC Cyclone V e Arria V?

Ambiente

    Intel® Quartus® II Subscription Edition
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O tamanho do cache de instruções do ARM DMA-330 IP em dispositivos SOC Cyclone® e Arria® série V é de 512 bytes.

O tamanho da linha de cache é de 8 palavras (4 bytes cada), resultando em um tamanho de linha de 32 bytes.

Há um total de 16 linhas de cache, totalizando 512 bytes.

 

Resolução Essas informações estão programadas para serem incluídas em uma atualização futura para os manuais de referência técnica Cyclone V e Arria V do HPS.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA SoC Cyclone® V SE
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.