ID do artigo: 000079309 Tipo de conteúdo: Solução de problemas Última revisão: 15/01/2014

Por que eu vejo erros de bits com o meu controlador DDR3?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá receber erros de bits com o controlador de memória DDR3 UniPHY se o período de comando REFRESH, tRFC, for definido como muito baixo.

Resolução

O controlador de memória pode executar comandos de leitura ou gravação antes que o ciclo REFRESH seja concluído, causando a corrupção dos dados. Certifique-se de definir o parâmetro de temporização tRFC na GUI Megawizard para o valor correto especificado na ficha técnica do dispositivo de memória.

Produtos relacionados

Este artigo aplica-se a 19 produtos

FPGA Stratix® IV E
FPGAs Stratix® III
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® IV GX
FPGA Stratix® IV GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.