ID do artigo: 000079316 Tipo de conteúdo: Solução de problemas Última revisão: 10/02/2016

Por que os contadores fPLL C não são atualizados corretamente ao reconfigurar dinamicamente um Altera_PLL usando o ip Altera_PLL_Reconfig?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar Altera_PLL_Reconfig, a lógica de tradução do contador lógico C para o contador físico C pode mapear incorretamente nas versões do software Quartus® II 13.1 e anteriores, fazendo com que o IP reconfigure o contador físico errado.

Resolução

Desabilite a ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP do seu projeto. As versões atuais do software Quartus II devem ter essa atribuição desativada para que os contadores de saída C seja atualizado dinamicamente.  O IP está programado para ser aprimorado em uma versão futura do software Quartus II para permitir que você use a atribuição de ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP e a reconfiguração dinâmica dos contadores de saída C.

Você pode consultar AN 661: implementação da reconfiguração de PLL fracionada com ALTERA_PLL e ALTERA_PLL_RECONFIG megafunções (PDF).

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.