ID do artigo: 000079332 Tipo de conteúdo: Documentação e informações do produto Última revisão: 20/11/2013

Como remover a rescisão no chip do meu controlador de memória baseado no UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Esta solução descreve as etapas para remover a terminação no chip (OCT) de um projeto que usa controladores de memória baseados no UniPHY. A maior motivação para remover o OCT da E/S da interface de memória é economizar energia. Há três coisas para ter em mente:

  • Não remova a terminação de FPGA (em morrer ou a bordo) em qualquer E/S de memória operando no mínimo 300 MHz.
  • Não remova a rescisão do mem_clk sinal.
  • Execute as simulações de integridade do sinal para verificar a qualidade do sinal após remover o OCT.

As etapas abaixo descrevem como remover o OCT. Essas etapas se aplicam a:

  • DDR3 para Stratix® V, Arria® V e Cyclone® V
  • QDR II para Stratix V e Arria V
  • RLDRAM II para Stratix V

Antes de começar a fazer as modificações no projeto, certifique-se de que seu projeto foi compilado sem erros.

  1. Abra o Project_namearquivo >.qsf. Remova ou comente a atribuição de IO de rescisão no Arquivo de configurações quartus® II (.qsf) ou editor de atribuição. Por exemplo, comente as seguintes linhas:
    set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION"
    set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION”
    Para comentar uma atribuição de QSF, adicione um sinal de libra (#) no início da linha.
  2. Apenas para RLDRAM II e QDRII/QDRII: Remova qualquer restrição de QSF que começa com set_instance_assignment -name TERMINATION_CONTROL_BLOCK”
  3. Inicie a compilação Quartus. A compilação não encaixará no design com um monte de erros. Clique duas vezes no primeiro erro, começando com "Buffer Atom de saída", e ele apontará para uma instaução de buffer de saída em altdq_dqs2_stratixv.sv. Remova as seguintes conexões da instação do buffer de saída.
    1. controle de paralelelismo
    2. controle de sérieterminação
    3. dynamicterminationcontrol
Por exemplo, mude
.parallelterminationcontrol (parallelterminationcontrol_in),
Para
.parallelterminationcontrol (),
Dependendo do protocolo de memória que você está usando, pode haver mais de uma instância em que você precisa remover as conexões. Repita a etapa nº 3 até que você se livre de todos os erros que começam com "Atom buffer de saída"
  • Apenas para DDR2 e DDR3: abra altdq_dqs2_stratixv.sv. Encontre a instância chamada "stratixv_pseudo_diff_out". Comente a linha onde "dtcin" é definida. Mudar:
    .dtcin(delayed_oct),
    Para
    //.dtcin(delayed_oct),

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGAs Stratix® V
FPGA Arria® V GT
FPGA Stratix® V E
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.