ID do artigo: 000079337 Tipo de conteúdo: Mensagens de erro Última revisão: 29/01/2015

Erro (12077): instância de nó "PipelinedAdderi" instanciada com parâmetro desconhecido "or_aclr_inputs"

Ambiente

    Intel® Quartus® II Subscription Edition
    DSP Builder for Intel® FPGAs Edição Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Você pode ver este erro no DSP Builder v13.1 e mais recente, se você compilar seu projeto que o DSP Builder v13.0 e gerado anteriormente na versão do software Quartus II 13.1 e mais tarde. Um novo parâmetro no bloco pipelined Adder v13.1 causa o erro. Este problema afeta apenas o Altera DSP Builder Standard Blockset .

Resolução

Para resolver este problema:

  1. Em seu diretório onde o HDL gerado pelo DSP Builder está localizado, abra alt_dspbuilder_sLpmAddSub.vhd
  2. Adicione a linha a seguir à lista de genéricos em alt_dspbuilder_sLpmAddSub entidade
\'or_aclr_inputs : boolean := true\'

Nota: esta solução alternativa não afeta o comportamento do seu HDL.

Este problema está programado para ser corrigido em uma versão futura do DSP Builder

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.