ID do artigo: 000079344 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que os blocos de memória M9K ou M144K em dispositivos Stratix IV não têm novos dados escritos, mesmo que os sinais de controle relacionados à gravação estejam funcionando corretamente?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se o sinal do clock não atender à especificação de largura de pulso mínima (tempo alto de clock e tempo de clock baixo) o tempo todo ao executar uma operação de gravação (wren=1), novos dados podem não ser escritos corretamente no bloco de memória em dispositivos Stratix® IV. Os sinais de clock que violam esta especificação podem causar comportamento inesperado de memória nos seguintes modos:

 

  • M144K
    • Porta dupla verdadeira, leitura antes da gravação
    • Porta simples e dupla, leitura antes da gravação
  • M9K
    • Porta dupla verdadeira, leitura antes da gravação

O modo de leitura antes da gravação é selecionado se alguma das seguintes condições for atendida:

  •  O mesmo parâmetro de leitura durante a gravação da porta é definido como "NEW_DATA_WITH_NBE_READ" OR
  •  O mesmo parâmetro de leitura durante a gravação da porta é definido como "OLD_DATA" OR
  •  Parâmetro de leitura de porta mista durante a gravação é definido como "OLD_DATA"

Se a integridade do sinal do clock não puder ser garantida na sua aplicação, você poderá executar uma das seguintes opções:

  • Desabilite a operação de gravação (wren=0) quando o clock estiver instável (por exemplo, durante a inicialização ou a configuração da fonte de clock externo)
  • Use o PLL on-chip como a fonte do clock de entrada para o bloco de memória
  • Realize uma reinicialização global em todo o chip afirmando DEV_CLRn mais de 500μs quando o clock ficar estável
  • Use o modo De gravação rápida. Este modo é selecionado quando o mesmo parâmetro de leitura durante a gravação da porta é definido como "NEW_DATA_NO_NBE_READ" E o parâmetro de leitura de porta mista durante a gravação é definido como "DONT_CARE"

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.