ID do artigo: 000079399 Tipo de conteúdo: Documentação e informações do produto Última revisão: 05/08/2015

Como atualizar a tabela de hash multicast do núcleo ip Ethernet de velocidade tripla?

Ambiente

    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Como exemplo, assuma que você deseja que o núcleo de IP aceite pacotes com um endereço de destino de 01-1C-23-17-4A-CB. O núcleo IP representa esses bits de endereço [47:0] em ordem inversa, conforme mostrado abaixo.

Bits de endereço 7:0 = 0x01 -> bit de código hash 0 (endereço XOR MAC 7:0) = "1"
Bits de endereço 15:8 = 0x1C -> bit de código hash 1 (endereço MAC XOR 15:8) = "1"
Bits de endereço 23:16 = 0x23 -> bit de código hash 2 (endereço XOR MAC 23:16) = "1"
Bits de endereço 31:24 = 0x17 -> bit de código hash 3 (endereço XOR MAC 31:24) = "0"
Bits de endereço 39:32 = 0x4A -> bit de código hash 4 (endereço XOR MAC 39:32) = "1"
Bits de endereço 47:40 = 0xCB -> bit de código hash 5 (endereço XOR MAC 47:40) = "1"

Portanto, o código hash para este exemplo é 0x37. Para aceitar pacotes com este endereço, defina bit 0 do registro de configuração da Tabela de hash multicast no "deslocamento do DWord" 0x77 (0x40 0x37) para o valor de 1.

Produtos relacionados

Este artigo aplica-se a 39 produtos

FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
FPGAs Stratix®
CPLDs MAX® V
FPGA Stratix® GX
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Cyclone®
CPLDs MAX® II
FPGAs Intel® MAX® 10
CPLD MAX® II Z

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.