ID do artigo: 000079424 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é a fonte de alimentação dos pinos de entrada de clock dedicados Cyclone® II quando configurados para o padrão de E/S LVDS ou LVPECL?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Quando os pinos de entrada de clock dedicados Cyclone II são configurados para o padrão de E/S LVDS ou LVPECL para operações de entrada, o buffer diferencial é alimentado por VCCINT, não VCCIO.  Assim, o VCCIO não precisa ser de 2,5V quando você usa padrões de E/S LVDS ou LVPECL nos pinos de entrada de clock dedicados para operações de entrada.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.