ID do artigo: 000079434 Tipo de conteúdo: Solução de problemas Última revisão: 10/12/2013

Por que a local_cal_success alta mas local_init_done baixa durante a simulação de RTL para o controlador de memória dura?

Ambiente

  • Intel® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao executar uma simulação de RTL para o controlador de memória dura baseado no UniPHY no dispositivo Arria® V ou Cyclone® V, local_cal_success local_init_done você pode encontrar alta, mas mantenha-se baixo. O local_init_done sinal é conduzido pelo controlador de memória dura com base na versão sincronizada interna da afi_cal_success entrada. Os local_init_done sinais local_cal_success e os sinais devem ter o mesmo comportamento. No entanto, eles podem ter comportamentos diferentes se a entrada do clock ou redefinir a entrada para o front-end de várias portas (MPFE) não estiver conectada corretamente.

    Resolução

    Certifique-se de que o clock do MPFE e as portas de reinicialização estejam conectados corretamente.

    Artigos relacionados

     

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V GT
    FPGAs Cyclone® V e FPGAs SoC
    FPGA Arria® V GX
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.