O conteúdo da memória no chip (RAM ou ROM) pode ficar corrompido após redefinição assíncrona. A afirmação assíncrona de redefinição à lógica que conduz o barramento de endereços da memória FPGA embarcada pode causar propagação lógica assíncrona. Isso pode fazer com que várias linhas de endereço na memória embarcada se tornem afirmadas simultaneamente, o que pode causar compartilhamento de carga entre células de bits, corrompendo o conteúdo da memória embarcada. A implementação atual de redefinição de Qsys não inclui lógica de manuseio específica para protestar contra esse problema de corrupção de memória.
Isso pode causar uma falha funcional em seu design, onde o conteúdo da memória precisa ser preservado o tempo todo, como quando a memória no chip é usada para armazenar Nios II software do processador. Se o conteúdo da memória estiver corrompido após reinicialização assíncrona, o processador Nios II pode atrasar ao executar o código de instruções corrompido da memória. O processador estagnado é irrecuperável e FPGA a reconfiguração é necessária para corrigir o problema.
Se você encontrar problemas semelhantes em seu sistema que usa a memória Qsys no chip, você pode aplicar o patch de dispositivo DP2 para o software Quartus II versão 13.0 para corrigir o problema. Para obter o patch, acesse http://software.altera.com/
Este problema será corrigido em futuras versões do software Quartus II a partir da versão 13.0 SP1.
Este problema afeta outras propriedades Altera intelectuais (IP), incluindo o controlador de memória Altera UniPHY e o controlador de reconfiguração do transceptor. Para saber mais, consulte soluções rd05212013_358 e rd05022013_457.