Você pode ver este erro ao usar a função ALTLVDS_TX ou ALTLVDS_RX mega para designs de dispositivos Stratix® V nas versões de software Quartus® II 10.0, 10.0 SP1, 10.1 e 10.1 SP1.
Esse erro pode ocorrer mesmo quando houver recursos fPLL suficientes para colocar o design. Um problema com o Intel® Quartus® II impede que ele execute com sucesso os recursos de projeto.
Você pode resolver este problema atribuindo a localização do pino ao pino de entrada do clock, aos transmissores ALTLVDS_TX e aos ALTLVDS_RX receptores. Você pode fazer atribuições específicas de localização de pinos ou atribuições de localização geral, como "EDGE_TOP" ou "EDGE_BOTTOM". Quando você faz atribuição de localização à entrada do clock, transmissores e receptores, o design deve ser capaz de caber, desde que os recursos necessários estejam disponíveis no dispositivo selecionado.
Isso é corrigido na versão 11.0 do software Intel® Quartus® II.