ID do artigo: 000079459 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2012

Possível erro interno com designs Arria V ou Cyclone V usando controlador de memória dura

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta DDR2 e DDR3, LPDDR2, QDR II e RLDRAM Produtos II.

Um erro interno pode ocorrer em projetos que visam Arria V ou Cyclone dispositivos V e usando um controlador de memória dura, quando o MPFE, As entradas de clock MMR e SC para o controlador de memória dura não são impulsionado por um PLL ou por um buffer de clock.

Resolução

A solução alternativa para este problema é garantir que você conduza as entradas de clock MPFE, MMR e SC por meio de um PLL.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.