Altera oferece implementações FIFO altamente configuráveis. Nas implementações FIFO que possuem um clock separado para a entrada de dados (Slave, Sink, Receiver) e as interfaces de saída de dados (Mestre, Fonte, Remetente), as redefinições correspondentes para cada domínio do clock devem ser afirmadas ao mesmo tempo. Isso garante que os ponteiros de dados de entrada internas e os ponteiros de dados de saída estejam alinhados após a desasserização do reset.
Os Altera que implementam um FIFO de clock duplo são:
- ponte Avalon-MM de cruzamento de clock
- Avalon-ST Dual Clock FIFO
- Avalon FIFO Memory
Para redefinir ambos os lados de entrada de dados e de saída de dados de FIFOs de clock duplo que têm duas entradas de reinicialização, cada porta de reinicialização deve ser conectada à mesma fonte de reinicialização. A lista a seguir mostra quais portas de reinicialização de entrada para quais componentes devem ser conectados à mesma fonte de reinicialização:
- Para a ponte Avalon mm de cruzamento de clock, conecte essas entradas à mesma fonte de reinicialização:
- m0_reset
- s0_reset
- Para o Avalon-ST Dual Clock FIFO, conecte essas entradas à mesma fonte de reinicialização:
- in_clk_reset
- out_clk_reset
- Para a Avalon FIFO Memory, conecte essas entradas à mesma fonte de reinicialização:
- reset_in
- reset_out
Essas informações estão programadas para serem incluídas em uma versão futura do manual quartus II.