ID do artigo: 000079491 Tipo de conteúdo: Solução de problemas Última revisão: 29/10/2012

Por que fixedclk_locked sinal não está na lista de portas?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    No Stratix V Hard IP PCIe core v12.0, o bloco fixo é conduzido pela entrada de clock de referência serdes ref_clk diretamente, de modo que o sinal fixedclk_locked sinal seja removido da lista de portas.® 

     

    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Stratix® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.