ID do artigo: 000079501 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

A desaasserização de pllena (PLL habilita) ou a afirmação de areset (redefinição assíncrona) desativa completamente o VCO no meu PLL(s), se eu estiver usando ou ambas essas portas no meu projeto?

Ambiente

  • PLL
  • Redefinir
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    No.Você pode usar a pllena opcional ou a porta areset para desabilitar os contadores de saída PLL e, portanto, desabilitar o(s) clock(s) de saída PLL(s). No entanto, a descontinuação da pllena ou a afirmação de areset não desabilitará o VCO. Estes simplesmente redefinirão o VCO para seu valor nominal. A única vez que o VCO está completamente desativado é quando você não tem um PLL instaurado em seu design.

    Para obter informações sobre como usar e conectar pllena e areset em PLL(s), consulte o respectivo manual do dispositivo ou o guia de usuários pll megafunction.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® II

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.