ID do artigo: 000079510 Tipo de conteúdo: Solução de problemas Última revisão: 27/06/2016

Arria 10, Arria V GZ e Stratix V PCI Express usando a interface DMA Avalon-MM ou Avalon-MM que acessa os sinais de espaço de configuração de camada de transação (tl_cfg_*) podem ser travados

Ambiente

    Intel® Quartus® II Subscription Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Os dados de sinais de espaço de configuração de camada de transação (tl_cfg*)conduzidas pelo Hard IP para PCI Express são amostradas incorretamente no FPGA tecido. Consequentemente, pode ocorrer uma violação de tempo de instalação ou de espera. O O software Quartus Prime não relata a violação porque este caminho de vários ciclos não está limitado. Se ocorrer uma violação de sincronização, o sistema poderá ser travado.

Resolução

Este problema é corrigido na versão 16.0.1 ou mais recente do software Quartus Prime.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.