ID do artigo: 000079528 Tipo de conteúdo: Solução de problemas Última revisão: 01/07/2013

Possível falha de sincronização em determinados caminhos em projetos Cyclone dispositivos V

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta os produtos DDR2, DDR3 e LPDDR2.

    Interfaces de memória externa com destino Cyclone dispositivos V podem falha de sincronização de exibição nos caminhos dos nós a seguir para o FPGA núcleo:

    *if0|p0|umemphy|uio_pads|dq_ddio[*].ubidir_dq_dqs|altdq_dqs2_inst|input_path_gen[*].read_fifo~OUTPUT_DFF_*

    Resolução

    A solução alternativa para este problema é a seguinte:

    • Restrinja a colocação de nós núcleos para atender ao tempo Requisitos.
    • Compile o IP usando várias sementes e síntese adicional e otimizações de ajuste habilitadas.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.