Por que o núcleo Arria V ou Cyclone PCI Express V falha em reduzir para uma configuração x2 ou x1?

Os Arria® V e Cyclone® V Hard IP para NÚCLEOS IP PCI Express® não são limitados a x1 ou x2 a partir de configurações x4 ou x8.

A solução alternativa é corrigir o código HDL Verilog em altpcie_av_hip_128_bit_atom.v que define o número de vias. Esta correção deve ser feita no arquivo localizado no diretório de instalação quartus® II <quartus12.0_install_path>\ip\altera\altera_pcie\altera_pcie_av_hip_ast.  Certifique-se de que qualquer cópia deste arquivo localizada na pasta do projeto devido às ferramentas MegaWizard™ ou Qsys seja excluída e a variante PCIe regenerada.

Substitua este código incorreto:

fio rxstatus_err;

atribuir rxstatus_err = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2] | | pld8grxstatus2[2] | pld8grxstatus3[2] | | pld8grxstatus4[2] | pld8grxstatus5[2] | pld8grxstatus6[2] | pld8grxstatus7[2]);

atribuir rxstatus_err = pld8grxstatus0[2];

Com esta versão corrigida:

fio rxstatus_err rxstatus_err_x1, rxstatus_err_x4, rxstatus_err_x8;

atribuir rxstatus_err_x8 = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2] | pld8grxstatus4[2] | pld8grxstatus5[2] | pld8grxstatus6[2] | pld8grxstatus7[2]);

atribuir rxstatus_err_x4 = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2] );

atribuir rxstatus_err_x1 = pld8grxstatus0[2] ;

atribuir rxstatus_err = (lane_act==4\'b1000)?rxstatus_err_x8:(lane_act==4\'b0100)?rxstatus_err_x4:rxstatus_err_x1;

Este problema será corrigido na versão futura do Arria V e Cyclone V Hard IP para núcleos PCI Express IP.