Os manuals dos dispositivos fornecem sequências de reinicialização para inicialização do transceptor de alta velocidade durante a atualização do link. Esta solução aborda a sequência de reinicialização em perda de condições de link.
A perda de link pode ocorrer devido à perda da fonte do clock de referência local ou à perda do link devido a um cabo desconectado. Outras condições adversas, como a perda de energia, também podem causar a perda de sinal do outro parceiro de dispositivo/link.
Perda da condição de REFCLK local (ou outro clock de referência):
Se a entrada do clock de referência local ficar desabilitada ou instável, tome as seguintes etapas.
- Monitore pll_locked sinal. Pll_locked declarará se a fonte do clock de referência local ficar indisponível.
- Pll_locked indica um clock de referência estável, pois o TX PLL trava no clock de entrada. Você pode seguir a seqüência de reinicialização adequada fornecida no manual do dispositivo, a partir pll_locked afirmação.
Perda de link devido a cabo desconectado ou condição de desligar na extremidade distante:
Use um ou mais dos seguintes métodos para identificar se o parceiro de link está vivo ou não.
1. Detecção de sinal está disponível nos modos PCIe e Básico. Você pode monitorar rx_signaldetect sinal como perda do indicador de link. rx_signaldetect afirmará, à medida que o parceiro de link voltar.
2. Você pode implementar um detector de PPM no núcleo do dispositivo para modos que não possuem detecção de sinal para monitorar o link. O detector de PPM ajudará você a identificar se o link está vivo ou não.
3. A corrupção de dados ou a fase RX comp condição de transbordamento/subfluxo de fifo na lógica do usuário podem indicar uma perda de condição de link.
Uma das seguintes sequências de reinicialização deve ser aplicada após a perda de detecção de link dos métodos descritos acima.
1. Para o modo de travamento de CDR automático:
- Monitore rx_freqlocked sinal. A perda de link causará rx_freqlocked a desafirmação, quando o CDR voltar para o modo Lock-to-Data (LTD).
- Afirme rx_digitalreset.
- Você pode ver rx_freqlocked ao longo do tempo, à medida que o CDR alterna entre os modos Lock-to-Reference (LTR) e Lock-to-Data (LTD).
- Desafirmar rx_digitalreset, após rx_freqlocked alta por uma quantidade de tempo igual a tLTD_Auto (consulte a ficha técnica do dispositivo).
Nota: esta etapa não se aplica à Cyclone® Dispositivos IV GX, devido a diferenças funcionais. rx_freqlocked deve ser usado como indicador cdr lock-to-data (LTD). Para dispositivos Cyclone IV GX, um detector de PPM deve ser implementado na lógica do usuário para determinar a presença de link e um clock recuperado estável, antes de desafirmar o rx_digitalreset.
- Se rx_freqlocked baixa em qualquer ponto, reafirme rx_digitalreset.
- Se a corrupção de dados ou a condição de transbordo/subfluxo da fase RX for observada na lógica do usuário, afirme rx_digitalreset para 2 ciclos de clock paralelos e desafirme.
Esta solução pode violar alguns dos requisitos específicos do protocolo. Nesse caso, você pode usar a opção de bloqueio de CDR manual.
2. Para o modo de bloqueio de CDR manual, rx_freqlocked sinal não está disponível. Após a detecção de um link morto, tome as seguintes etapas:
- Mude para o modo lock-to-reference (LTR)
- Afirme rx_digitalreset.
- Aguarde que rx_pll_locked vá para o alto
- Ao detectar dados recebidos nos pinos de recepção (conforme descrito anteriormente), mude para o modo lock-to-data (LTD).
- Aguarde tLTD_Manual duração (consulte a ficha técnica do dispositivo).
- Desafirme rx_digitalreset.