ID do artigo: 000079580 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Existem guias de layout adicionais para o controlador DDR3 baseado em UniPHY que não sejam as informações fornecidas no Manual de interface de memória externa?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, há diretrizes adicionais que não estão no manual atual da interface de memória externa. Essas diretrizes de projeto serão adicionadas na próxima versão do manual.

Seguir essas regras ajudará a melhorar o tempo de nivelamento de resync/gravação para a interface DDR3 baseada no UniPHY; essas regras não afetam a interface baseada em ALTMEMPHY.

O link para o documento com as diretrizes adicionais é indicado abaixo:

Diretrizes de layout DDR3 UniPHY (DOC)

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.