ID do artigo: 000079599 Tipo de conteúdo: Solução de problemas Última revisão: 21/10/2011

Instalação de PHYmegafunction de BAIXA LATÊNCIA x-1 com PCS de 10 GB e mais de seis canais falham para Stratix V

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Se você tentar instautar uma PHYmegafunction de LATÊNCIA BAIXA x-1 que usa PCS de 10 GB e mais de seis canais, a montagem falha porque o PLL não pode conduzir mais de seis canais. O Fitter gera mensagens semelhantes às seguintes:

    Error: Could not place ATX PLL hsl2_rev1:inst24|altera_xcvr_low_latency_phy:h sl2_rev1_inst|alt_pma:alt_pma_inst|alt_pma_sv: alt_pma_sv_inst|altera_xcvr_10g_custom:altera_ xcvr_10g_custom_inst|pll[0].tx_pll~LC_PLL.

    Resolução

    Instancie um design x-1 para um canal e, em seguida, repita a instanização para atender ao número de canais que você precisa.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.