ID do artigo: 000079604 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2011

O fitter não aplica que todos os pinos dentro de um grupo de bancos de E/S devem compartilhar um único pino VCCPD para Stratix V

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Embora todos os pinos dentro de um grupo de bancos de E/S devem compartilhar uma único pinoCCPD V , o Fitter não aplica esta restrição. Em Stratix V, um único pinoCCPD V é compartilhado com um grupo de bancos de E/S. Etiquetas bancárias de E/S com o mesmo número (como 7A, 7B, 7C e 7D) formam um grupo que compartilham o mesmo Vpino CCPD , com exceção dos Bancos 3A, 3B, 3C e 3D — bancos 3A e 3B formam um grupo com um pinoCCPD V; Os bancos 3C e 3D formam um grupo diferente com seu próprio pinoCCPD V. Para por exemplo, um banco de E/S que usa um pinoCCPD de 3,0 V V obriga todos os outros bancos de E/S no mesmo grupo a usarCCPD 3.0-V V; um banco de E/S que usa um pinoCCPD de 2,5 V V todos os outros bancos de E/S no mesmo grupo para usarCCPD de 2,5 V V. Para detalhes dos níveis de tensãoV CCIO compatíveis disponível para pinosCCPD V, consulte os Padrões de E/S e a seção Níveis de Tensão nos Recursos de E/S no Stratix dispositivos V do Stratix Manual do dispositivo V.

Resolução

Se você usar pinos bidirecionais ou de saída com o 3.3 Padrão de E/S V-LVTTL/LVCMOS , você deve impor a restriçãode CCPD V manualmente com atribuições de localização.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.