ID do artigo: 000079613 Tipo de conteúdo: Documentação e informações do produto Última revisão: 12/09/2012

Como controlar o modo PIPE ou o modo serial no testbench de exemplo?

Ambiente

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um parâmetro, serial_sim_hwtcl, no arquivo altprice_tbed_sv_hwtcl.v, controla se o testbench simula no modo PIPE ou no modo serial. Quando definida como 0, a simulação é executado no modo PIPE; quando definido como 1, ele é executado no modo serial.

Resolução

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.