ID do artigo: 000079646 Tipo de conteúdo: Solução de problemas Última revisão: 23/12/2014

O clock de referência do transceptor precisa ser estável antes que a calibração do ATX PLL seja realizada em dispositivos Stratix V GX/T e Arria V GZ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Sim, o clock de referência precisa ser estável antes que a calibração do ATX PLL seja realizada em Stratix® V GX/T e Arria® Dispositivos V GZ. A calibração ATX PLL é realizada automaticamente após a configuração do dispositivo.
Resolução

Se o clock de referência do transceptor não estiver estável durante a calibração ATX PLL, a calibração pode falhar. Para reiniciar manualmente a calibração do ATX PLL, você deve usar o espaço de registro mapeado Avalon memória Avalon no controlador de reconfiguração do transceptor.

Consulte a seção de calibração ATX PLL do Guia do usuário do Transceptor PHY IP para obter mais detalhes sobre esses registros.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Stratix® V
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.