ID do artigo: 000079654 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2013

Por que um atraso às vezes ocorre ao acessar a memória DDR3?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Na versão 12.1 do software Quartus® II, quando a configuração de IP UniPHY DDR3 é para uma interface de classificação única e atende a esses requisitos, o rastreamento de DQS está habilitado:

    Intel® Stratix® V, Arria® V GZ.   Frequência do clock de memória >= 750 MHz

    Arria® V (GX, GT, SX, ST): frequência do clock de memória >= 534 MHz.  Para um dispositivo de -5 velocidades quando a frequência do clock de memória >= 450 MHz.

     

    Durante o rastreamento do DQS, o aplicativo do usuário verá um atraso na obtenção do acesso à memória DDR3.

    Há dois tipos diferentes de atrasos:

    1) As amostras de rastreamento de DQS ocorrem após cada ciclo de atualização de memória e são leituras de memória. Para uma interface de taxa trimestral, isso geralmente leva em torno de 800ns.
    2) Atualizações de rastreamento de DQS: uma vez que amostras de rastreamento de DQS suficientes foram acumuladas, ocorre uma atualização para as configurações de atraso de E/S do caminho de dados DDR3, o que resulta em um atraso maior. As atualizações de rastreamento de DQS levam pelo menos 4us e aumentam com o número de grupos de DQS na interface.

    Se esses atrasos não afetarem sua aplicação, você não precisará mudar nada.
    Se esses atrasos afetarem sua aplicação, você poderá usar a solução alternativa abaixo.

    Resolução

    1) Edite o arquivo DDR3 IP de alto nível na informação de // Recuperação: seção de parâmetros e defina esses dois parâmetros conforme mostrado abaixo:-

    nome genérico="FORCE_DQS_TRACKING" valor="DISABLED"
    nome genérico="ENABLE_EXTRA_REPORTING" value="true" (Apenas altere este parâmetro se o IP for gerado no Quartus® II 12.1.  Se gerado no software Quartus® II versão 12.1SP1 ou posterior, o tempo de publicação é relatado por padrão)

    2) Regenerar o IP.

    3) Compile o projeto.

    4) Observe o relatório de inquérito de tempo DDR.

    Há margens de sincronização adicionais mostradas, incluindo postamble. O rastreamento de DQS afeta apenas a sincronização postamble.

    Se a sincronização postamble tiver margens positivas em todos os casos de modelo de temporização do Timequest (lento e rápido nos limites de temperatura), o código IP gerado com rastreamento de DQS desativado pode ser usado em seu projeto.

    Se qualquer outra margem de tempo do DDR do Relatório de Tempo mostrar uma margem negativa, este é um problema diferente a ser resolvido.

    Se o timing postamble mostrar uma margem negativa, entre em contato com Altera.

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGA Arria® V GT
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC
    FPGA Stratix® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E
    FPGA Arria® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.