ID do artigo: 000079680 Tipo de conteúdo: Solução de problemas Última revisão: 01/07/2014

Por que tx_path_delay_10g_data e tx_path_delay_1g_data descrições de sinal se referem a uma largura de dados de 16/22 para os dispositivos Arria V e Stratix V no Guia do usuário mac ethernet de baixa latência?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um erro em "Tabela 5-16: Sinais de transmissão de Egress IEEE 1588v2" do Guia de usuário ethernet de baixa latência Altera® MAC de baixa latência (PDF) as descrições de sinal tx_path_delay_10g_data e tx_path_delay_1g_data referem-se a uma largura de dados de 16/22 para os dispositivos Arria® V e Stratix® V.

tx_path_delay_10g_data tx_path_delay_1g_data sinais de sinal devem se referir a uma largura de dados de 15/21.

Resolução

Este problema será corrigido em uma versão futura do Guia do usuário ethernet de baixa latência 10G MAC (PDF).

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V ST SoC
FPGA Stratix® V GX
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.