ID do artigo: 000079703 Tipo de conteúdo: Solução de problemas Última revisão: 31/10/2013

Erro de atribuição de pinos conflitantes com UART0

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Se o seu design de HPS foi criado com Qsys v13.0 ou anterior, e você abri-lo em v13.0 SP1 ou mais recente, você pode ver uma mensagem de erro semelhante ao seguinte:

The selected peripheral UART0 and are conflicting.

Em v13.0 e anterior, o componente HPS SOFT IP para o Arria V SoC HPS tem definições incorretas de conjunto de pinos. As atribuições de pinos UART0 no conjunto de E/S HPS 0 e HPS E/S 2 são intercambiados. Quando você abrir um design criado com as definições incorretas do conjunto de pinos, o trocado os locais dos pinos se sobrepõem a outros pinos de componente.

Resolução

Para resolver este problema, execute as seguintes etapas:

  1. Abra seu design soC HPS em Qsys.
  2. Edite o componente HPS.
  3. Abra a página multiplexação de pinos periféricos .
  4. Alterar a multiplexação de pinos UART0 a partir do HPS Conjunto de E/S 0 para HPS E/S Conjunto 2, ou vice-versa.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Arria® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.