O compilador Quartus® II falha em projetos Stratix® II GX com transceptores configurados em configurações x4 (PCI Express (PIPE) x4, XAUI e Basic x4) e configurações x8 (PCI Express (PIPE) x8 vinculadas, dependendo da localização do canal.

O software Quartus® II requer posicionamentos de canal específicos para as seguintes configurações de canal vinculada para compilar o projeto com êxito.

1) Configurações de canal vinculada x4:

Nos modos PCI Express (PIPE) x4 e XAUI, os canais de transmissão e de receptor são ligados. No modo Básico x4, apenas os canais de transmissão são ligados.

a) Para uma implementação PCI Express (PIPE) x4 ou XAUI, você deve conectar os canais lógicos ALT2GXB aos canais físicos da seguinte forma:

• Canal lógico 0 (tx_dataout[0]/rx_datain[0]) -> canal físico 0 no bloco do transceptor
• Canal lógico 1 (tx_dataout[1]/rx_datain[1]) - > canal físico 1 no bloco do transceptor
• Canal lógico 2 (tx_dataout[2]/rx_datain[2]) - > canal físico 2 no bloco do transceptor
• Canal lógico 3 (tx_dataout[3]/rx_datain[3]) -> canal físico 3 no bloco do transceptor

b) Para uma implementação básica x4, você deve conectar os canais lógicos ALT2GXB aos canais físicos da seguinte maneira:

• Canal lógico 0 (tx_dataout[0]) - > canal físico 0 no bloco do transceptor
• Canal lógico 1 (tx_dataout[1]) - > canal físico 1 no bloco do transceptor
• Canal lógico 2 (tx_dataout[2]) - > Canal Físico 2 no bloco do transceptor
• Canal lógico 3 (tx_dataout[3]) - > Canal Físico 3 no bloco do transceptor

O software Quartus® II gera erros de compilação quando os canais lógicos não estão conectados aos canais físicos, conforme recomendado acima.

Para uma configuração vinculada x4, a Altera recomenda conectar os canais físicos 0, 1, 2 e 3 no bloco do transceptor às pistas 0, 1, 2 e 3 do respectivo conector, respectivamente.

2) Configurações de canal vinculada x8:

Para uma implementação de PCI Express (PIPE) x8, você deve conectar os canais lógicos ALT2GXB aos canais físicos da seguinte forma:

• Canal lógico 0 (tx_dataout[0]/rx_datain[0]) - > canal físico 0 no bloco do transceptor mestre
• Canal lógico 1 (tx_dataout[1]/rx_datain[1]) - > canal físico 1 no bloco do transceptor mestre
• Canal lógico 2 (tx_dataout[2]/rx_datain[2]) -> canal físico 2 no bloco do transceptor mestre
• Canal lógico 3 (tx_dataout[3]/rx_datain[3]) -> Canal Físico 3 no Bloco do Transceptor Mestre
• Canal lógico 4 (tx_dataout[4]/rx_datain[4]) - > canal físico 0 no bloco do transceptor secundário
• Canal lógico 5 (tx_dataout[5]/rx_datain[5]) - > canal físico 1 no bloco do transceptor secundário
• Canal lógico 6 (tx_dataout[6]/rx_datain[6]) - > Canal Físico 2 no Bloco do Transceptor Secundário
• Canal lógico 7 (tx_dataout[7]/rx_datain[7]) -> canal físico 3 no bloco do transceptor secundário

O software Quartus® II gera erros de compilação quando os canais lógicos não estão conectados aos canais físicos, conforme recomendado acima.

Para um link PCI Express x8, Altera recomenda conectar os canais físicos 0, 1, 2, 3, 4, 5, 6 e 7 no bloco do transceptor para o conector de borda PCI Express Vias 0, 1, 2, 3, 4, 5, 6 e 7, respectivamente.

Para o canal físico legal para o mapeamento de via PCI Express x8 em todos os outros dispositivos Stratix II GX, consulte a seção "Distribuição de clock do transceptor" no capítulo "Visão geral da arquitetura do transceptor II GX do Stratix II GX" no volume 2 do manual do dispositivo Stratix II GX.