ID do artigo: 000079723 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que os controladores DDR SDRAM, DDR2 SDRAM e DDR3 SDRAM Altmemphy e UniPHY violam o intervalo de atualização máximo especificado no editor predefinido de memória na GUI do controlador?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O controlador não garante que a atualização ocorrerá dentro do tempo especificado no editor predefinido. Dependendo do que o controlador está fazendo e do estado bancário, isso pode levar um tempo. Quando a interrupção de atualização acontece durante transações de explosão sequencial, ela pode ser 135ns mais recente do que o tempo ideal.

A solução alternativa é reduzir o tREFI no editor predefinido para um valor de trabalho de 7,6us. Esta redução de 200ns é recomendada pela Altera para estar no lado seguro.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGA Cyclone® IV GX
FPGA Cyclone® III LS
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Arria® II GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.