Por que meu link PCIe fica preso no estado Detectar para a interface Avalon® memória mapeada em um dispositivo Cyclone® IV?

Devido a um problema no Cyclone® IV FPGA PCIe Hard IP PMA, o link pode estar preso no estado Detect.Active .

Isso porque a lógica de detecção do receptor do transceptor não está devolvendo um pulso PHYSTATUS na interface PIPE para o núcleo HARD IP se o período baixo de dois TxDetectRx consecutivos for inferior a 544 ns.

Altere manualmente a lógica de reinicialização de IP rígido para afirmar o sinal de crst e srst para pelo menos 1 nós.

Você pode usar os seguintes arquivos para visualizar as alterações necessárias para as interfaces mapeadas Avalon® memória Avalon® para satisfazer o requisito acima.

• pcie_compiler_0 (.v): a lógica de redefinição adicionada pode ser encontrada em várias linhas usando a palavra-chave nova. Coloque essas linhas em seu arquivo de instação para Avalon interfaces mapeadas de memória.
• pcie_compiler_0 (.vhd): a lógica de redefinição adicionada pode ser encontrada em várias linhas usando a palavra-chave nova. Coloque essas linhas em seu arquivo de instação para Avalon interfaces mapeadas de memória.

Este problema foi corrigido em implementações do Platform Designer do Cyclone IV PCIe Hard IP.