ID do artigo: 000079768 Tipo de conteúdo: Solução de problemas Última revisão: 20/02/2014

SDRAM ECC desativado no pré-carregador

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    A Qsys não pode gerar uma interface DDR no componente HPS com eCC habilitada. Se você tentar especificar tal interface, o resultado é uma interface sem ECC. Dependendo da largura da interface especificada, a largura da interface resultante é a seguinte:

    Largura especificadaLargura resultante
    2416
    4032
    Resolução

    Atualize para a Altera completa de design v13.0 SP1 ou mais recente.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.