ID do artigo: 000079775 Tipo de conteúdo: Solução de problemas Última revisão: 13/03/2013

Qual clock são os sinais tx_ready e rx_ready de status síncronos no núcleo Altera transceptor PHY IP?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Os sinais tx_ready e rx_ready de status são síncronos para o phy_mgmt_clk, pois são gerados a partir do controlador de reinicialização embarcado que executa o phy_mgmt_clk.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.