ID do artigo: 000079782 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Eu compilei meu projeto e funcionou no laboratório. Eu compilei o mesmo RTL na mesma versão do software Quartus® II e ele não funciona. O que pode estar errado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Verifique as seguintes áreas de problemas comuns que podem afetar um projeto que pode ser afetado por alterações marginais:

 

  1. Fenômeno analógico:

·         Potência e aterramento não estão dentro das especificações

·         Desarmagem insuficiente

·         Integridade de ruído/sinal

 

  1. Restrições de sincronização

·         Restrições incompletas

·         Restrições imprecisas

·         Restrições de exceção de sincronização fracas

 

  1. Manuseio inadequado de interfaces de assíncrona

·         Use o Assistente de design para verificar seu design – Você pode encontrar informações úteis para ajudar a resolver problemas

·         Redefinir estruturas

·         Transferências de domínio do clock assíncrono

·         Sinais assíncronos

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® III

    1

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.