ID do artigo: 000079787 Tipo de conteúdo: Solução de problemas Última revisão: 13/05/2016

Para interfaces LPDDR3 em Arria 10 dispositivos, todos os 4 pares de pinos CK devem ser reservados

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Para cada interface LPDDR3 em seu design, você deve reservar todos os quatro pares de CK pinos, independentemente de quais pinos são necessários pelo design. Os pinos CK não podem ser usadas para qualquer finalidade diferente da CK. As vias que contêm pinos CK não utilizados não podem ser usadas como vias DQ. Os pinos não reservados ainda podem ser usados como pinos de E/S de propósito geral.

Resolução

Não há solução alternativa para essa limitação.

Este problema está corrigido na versão 16.0.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.