ID do artigo: 000079837 Tipo de conteúdo: Solução de problemas Última revisão: 05/02/2014

Por que o Arria® V GZ e o Hard IP Stratix® V para PCI Express saem mais cedo?

Ambiente

    Intel® Quartus® II Subscription Edition
    Hard IP para PCI Express* Arria® V GZ Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Hard IP Arria® V GZ e Stratix® V para PCI Express® saem do estado Hot Reset do LTSSM imediatamente quando o controlador de reinicialização suave está sendo usado. Isso faz com que o Hard IP saia do estado de reinicialização a quente antes da Porta raiz conectada.

Nenhum impacto foi observado em hardware real.

Resolução

Este problema foi corrigido a partir da Intel® Quartus® Prime Standard Edition Software versão 14.0.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V GZ
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.