Descrição
Este erro pode ocorrer no ModelSim® simulador quando você usa um estilo de codificação incorreto para módulos. No Verilog-1995, as declarações do módulo não devem conter o tamanho da porta declarada. Eles devem conter apenas o nome. O tamanho da porta deve ser declarado após a declaração do módulo, onde o tipo de porta é especificado.
Por exemplo, a seguinte declaração de módulo é ilegal:
module abc (
port_a [15:0],
...
);
A maneira correta de declarar este módulo é a seguinte:
module abc (
port_a,
...
);
input port_a [15:0];
...;
Mudar todos os módulos do primeiro estilo de codificação para o segundo permitirá que o projeto compile e carregue no simulador ModelSim.