ID do artigo: 000079909 Tipo de conteúdo: Solução de problemas Última revisão: 02/03/2015

Por que o Hard IP Arria® V GZ para PCI Express "Enable HIP Status Bus" está sempre habilitado?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Hard IP para PCI Express* Arria® V GZ Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O arquivo tcl PCI Express® "altera_pcie_avgz_hip_avmm_hw.tcl" encontrado no diretório de instalação do Quartus® II: \altera\<your_version>\ip\altera\altera_pcie\altera_pcie_avgz_hip_avmm\ está perdendo o enable_hip_status de modo que os recursos estão sempre habilitados.

    Resolução

    As seguintes linhas precisam ser adicionadas após a seção set enable_hip_status_ext para garantir que o barramento hard IP Status possa ser habilitado e desabilitado:

    set enable_hip_status [ get_parameter_value CG_ENABLE_HIP_STATUS ]

    se { = 1 } {

    add_pcie_hip_port_status

    }

    Este problema foi corrigido na versão 14.0 do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Arria® V GZ

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.