ID do artigo: 000079929 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Stratix iv tabela de pin-out: problemas conhecidos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Problemas 10005710, informações sobre pinos para o dispositivo Stratix® IV GT EP4S40G5 versão 1.1

Os pinos DIFFIO_RX_L23p (DIFFOUT_L46p), DIFFIO_TX_L24p (DIFFOUT_L47p) e DIFFIO_RX_L25p (DIFFOUT_L50p) são listados como um pino positivo de par diferencial. No entanto, não há pinos negativos para esses pares diferenciais. As informações do pino serão atualizadas para remover essas referências.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.