ID do artigo: 000079954 Tipo de conteúdo: Mensagens de erro Última revisão: 15/04/2015

Erro (12857): o pino de reset HIP "perst" está bloqueado para "PIN_&ltyour_PERST_ local do pino&gt", o que não é legal.

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Devido a um problema no software Quartus® II versão 13.1, você verá este erro se você conectar incorretamente os pinos DDR3 ou tiver pinos desconectados na parte DDR do dispositivo.  Se você tiver tais conexões de pino DDR incorretas, você verá este erro, mesmo que o seu PERST esteja em um local de pino legal e correto.
    Resolução

    Corrija os erros do pino DDR.

    Este problema é corrigido no software Quartus II versão 14.0.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.