ID do artigo: 000079968 Tipo de conteúdo: Solução de problemas Última revisão: 08/09/2014

Em que condições o PHY de latência determinística pode não atingir rx_syncstatus ao implementar o protocolo OBSAI em dispositivos Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao implementar o protocolo OBSAI usando o PHY de latência determinística em dispositivos Cyclone® V, você pode não conseguir rx_syncstatus quando os padrões IDLE, IDLE_ACK e IDLE_REQ são enviados durante o processo de link up. Você pode alcançar a sincronização retriggering rx_patternalign ou afirmando rx_digitalreset.

Isso se aplica ao PHY de latência determinística com a seguinte configuração.

  • Taxa de dados: 3,072 Gbps
  • Largura de dados PMA-PCS: 20 bits

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.