ID do artigo: 000080003 Tipo de conteúdo: Documentação e informações do produto Última revisão: 09/12/2014

Como conectar o clock e redefinir para um controlador de memória Intel® Arria® 10 FPGA HPS quando o FPGA não está programado?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Velocidade do
  • Redefinir
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O controlador de memória dura Intel® Arria® 10 FPGA HPS (HMC) pode ser usado enquanto a malha FPGA está desconfigurada, mas o clock de referência do loop bloqueado por fase (PLL) e os sinais de reinicialização devem ser configurados de forma específica.

    Resolução

    Apenas a coluna de E/S deve ser configurada inicialmente para que o HPS HMC se torne utilizável; a FPGA não precisa ser configurada.

    Recomenda-se que o clock de referência PLL para o HPS HMC venha dos pinos de clock de entrada dedicados do banco de E/S. No Designer da plataforma, você conecta a porta entrada de clock do HPS HMC (pll_ref_clk_clock_sink) a uma fonte de clock exportada para conectar-se aos pinos de clock de entrada dedicados ou exportar este sinal diretamente.

    A global_reset_n do HPS HMC não pode ser usada se a malha FPGA estiver desconfigurada. Além disso, essa redefinição global redefiniria toda a coluna de E/S, não apenas os bancos de E/S usados para o HPS HMC. No Designer de plataforma, você exporta o sinal de reinicialização do HPS HMC (global_reset_reset_sink) ou pode ligar isso a uma fonte de reinicialização que pode ser usada após a configuração da malha FPGA.

    O HPS pode redefinir indiretamente o HPS HMC por meio de registros no espaço de calibração de IOAUX acessível pelo HPS. Dois barramentos de oito bits (core2seq e seq2core) existem entre a coluna HPS e E/S, permitindo que o software escreva e leia para registros no espaço Nios® II memória. O Gerenciador de reinicialização do HPS lida com o handshaking com o processador Nios® II através desses barramentos (definidos como portas hmc_gpio_core2seq e hmc_gpio_seq2core). Essas portas GPIO são uma conexão difícil entre o HPS e a coluna de E/S. Para solicitar uma reinicialização e recalibração do HPS HMC, o software pode gravar 0x0f no registro core2seq para iniciar o aperto de mão.

    Aperto de mão entre HPS e Nios II processador

    Nios II o registro do core2seq até que o software escreva um 0x0f no registro do Core2seq.

    Nios II processador gravará 0x07 no barramento seq2core para reconhecer que viu a solicitação de redefinição e iniciou o processo.

    A HPS fará uma pesquisa sobre o seq2core até ver se o processador Nios II escreveu 0x08 indicando que a reinicialização e a recalibração são feitas.

    A HPS gravará 0x00 core2seq para reconhecer que o Nios II processador terminou.


    Nios II processador gravará 0x00 seq2core para concluir o aperto de mão.

    Em resumo

    Você deve redefinir o HPS primeiro e, em seguida, redefinir o HMC indiretamente através do Nios II processador.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.